Регистр с однофазной синхронизацией

На вход DS поступает последовательный код.

Рис.7-1 Регистр с однофазной синхронизацией

В регистр (рис.7-1) в момент поступления стробирующего импульса происходит запись входного бита DS в триггер ТТ₀. В триггер ТТ₁переписывается информация, имевшаяся в ТТ₀, в ТТ₂ из ТТ₁ и т.д.

При подаче следующего бита DS и сигнала С происходит тот же процесс, в результате все биты имевшиеся на выходах Q₀-_Q3передвигаются на 1 разряд влево. Условное обозначение такого регистра приведено на рис.7-2.

Рис.7-2 Сдвиговый регистр Рис.7-3 Двухфазный сдвиговый регистр

В регистре (рис.7-3) по сигналу С₁ происходит запись в однотактные триггеры Т₀⁰ и Т₀¹, а по сигналу С₂ информация переписывается в триггеры Т₁⁰ и Т₁¹ и появляется на выходах Q₀ и Q₁. Сдвиговые регистры применяются для преобразования последовательного кода в параллельный.

Универсальные регистры

Они имеют внешние выходы и входы для всех разрядов, а также последовательный вход DS.

Имеются два вида универсальных регистров:

1) регистр выполняющий сдвиг только в одном направлении и параллельный прием кода (например, К155ИР1; К176ИР3).

2) с четырьмя режимами работы: сдвиг вправо/влево; параллельный прием; хранение(например, 8 разрядный регистр К155ИР13; 4 разрядный К500ИР141).

Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.

Сумматор логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учет знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

Сумматоры классифицируют по различным признакам.

В зависимости от системы счисления различают:

• двоичные;
• двоично-десятичные (в общем случае двоично-кодированные);
• десятичные;
• прочие (например, амплитудные).

По количеству одновременно обрабатываемых разрядов складываемых чисел:

• одноразрядные,
• многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров:

• четвертьсумматоры (элементы "сумма по модулю 2"; элементы "исключающее ИЛИ"), характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
• полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноименные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (более старший разряд);
• полные одноразрядные двоичные сумматоры, характеризующиеся наличием трех входов, на которые подаются одноименные разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

• последовательные, в которых обработка чисел ведется поочередно, разряд за разрядом на одном и том же оборудовании;
• параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется свое оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно (от младших разрядов к старшим) соединенных цепями переноса. Однако такая схема сумматора характеризуется сравнительно невысоким быстродействием, так как формирование сигналов суммы и переноса в каждом i-ом разряде производится лишь после того, как поступит сигнал переноса с (i-1)-го разряда.Таким образом, быстродействие сумматора определяется временем распространения сигнала по цепи переноса. Уменьшение этого времени основная задача при построении параллельных сумматоров.

Для уменьшения времени распространения сигнала переноса применяют: конструктивные решения, когда используют в цепи переноса наиболее быстродействующие элементы; тщательно выполняют монтаж без длинных проводников и паразитных емкостных составляющих нагрузки и (наиболее часто) структурные методы ускорения прохождения сигнала переноса.

По способу организации межразрядных переносов параллельные сумматоры, реализующие структурные методы, делят на сумматоры:

• с последовательным переносом;
• с параллельным переносом;
• с групповой структурой;
• со специальной организацией цепей переноса.

Три первых структуры будут подробно рассмотрены в последующих статьях. Среди сумматоров со специальной организацией цепей переноса можно указать:

• сумматоры со сквозным переносом, в которых между входом и выходом переноса одноразрядного сумматора оказывается наименьшее число логических уровней [1];
• сумматоры с двухпроводной передачей сигналов переноса [1, 2];
• сумматоры с условным переносом (вариант сумматора с групповой структурой, позволяющий уменьшить время суммирования в 2 раза при увеличении оборудования в 1,5 раза) [3];
• асинхронные сумматоры, вырабатывающие признак завершения операции суммирования, при этом среднее время суммирования уменьшается, поскольку оно существенно меньше максимального.

Сумматоры, которые имеют постоянное время, отводимое для суммирования, независимое от значений слагаемых, называют синхронными.

По способу выполнения операции сложения и возможности сохранения результата сложения можно выделить три основных вида сумматоров:

• комбинационный, выполняющий микрооперацию "S = A плюс B", в котором результат выдается по мере его образования (это комбинационная схема в общепринятом смысле слова);
• сумматор с сохранением результата "S = A плюс B";
• накапливающий, выполняющий микрооперацию "S = S плюс B".

Последние две структуры строятся либо на счетных триггерах (сейчас практически не используются), либо по структуре "комбинационный сумматор регистр хранения" (сейчас наиболее употребляемая схема).

Важнейшими параметрами сумматоров являются:

• разрядность;
• статические параметры: Uвх, Uвх, Iвх и так далее, то есть обычные параметры интегральных схем;
• динамические параметры. Сумматоры характеризуются четырьмя задержками распространения:
• от подачи входного переноса до установления всех выходов суммы при постоянном уровне на всех входах слагаемых;
• от одновременной подачи всех слагаемых до установления всех выходов суммы при постоянном уровне на входе переноса;
• от подачи входного переноса до установления выходного переноса при постоянном уровне на входах слагаемых;
• от подачи всех слагаемых до установления выходного переноса при постоянном уровне на входах слагаемых.

х элементов, которые образуют полный сумматор, содержащий 3 входа и 2 выхода.