Схема ограничиНИЯ тока ВЫХОДНОГО КАСКАДА

Из-за малого выходного сопротивления усилители мощности легко перегружаются и разрушаются. Поэтому целесообразно использовать схемные решения, ограничивающие максимальную величину выходного тока усилителя мощности. Один из способов ограничения выходного тока показан на рис.7.2

Рис.7.2. Схема защиты от короткого замыкания

Транзистор Т₄₁ или Т₅₁ откроется, если падение напряжения на резисторе R₁₀ или R₉ превысит значение порядка 0,4 [B]. При этом дальнейшее возрастание базовых токов транзисторов Т₄ и Т₅ будет предотвращено. Для тока выходного транзистора 4А значения резисторов R9 и R10 найдем из формулы:

При коротком замыкании нагрузки и увеличении тока транзистора Т₄ увеличивается напряжение на сопротивлении транзистора, когда напряжение резистора достигает 0,4 [B] открывается транзистор Т₄₁, который шунтирует ток базы транзистора Т₄. В результате ток базы и ток эмиттера транзистора Т₄ больше не увеличивается и не превышает максимально допустимого значения.

Преимущество такой схемы заключается в том, что ограничение максимального тока определятся не сильно изменяющимся напряжением база-эмиттер выходных транзисторов, а напряжением база-эмиттер транзисторов ограничителей. Резисторы R₃, R₄ служат для защиты транзисторов ограничителя от больших пиковых значений тока базы.

Недостатком схемы является то, что при коротком замыкании в нагрузке ток I_{a max} в каждый из полупериодов входного сигнала течет через один из транзисторов Т₁ или Т₂. Выходное напряжение при этом равно нулю. Мощность, рассеиваемая на выходных транзисторах при коротком замыкании в нагрузке, равна:

.

Эта величина примерно в пять раз превышает мощность, рассеиваемую на выходных транзисторах при нормальных условиях.

Во многих случаях усилитель мощности работает на постоянную омическую нагрузку R_н. При этом ток усилителя, отдающего максимальную неискаженную мощность в нагрузку, равен:

;

При маленьких выходных напряжениях ток в нагрузке также будет маленьким. Следовательно, можно уменьшить и предельное значение тока, что позволяет уменьшить рассеиваемую мощность при коротком замыкании в нагрузке.

Расчет выходных каскадов

Пример расчета

Для схемы, приведенной на рис. 7.3, определить максимальную амплитуду выходного сигнала.

Рис. 7.3. Схема простейшего выходного каскада

Решение:

1. Минимальное значение амплитуды сигнала на выходе транзистора соответствует режиму насыщения транзистора , .

2. Максимальное значение амплитуды выходного сигнала будет при закрытом транзисторе. Исключая закрытый транзистор из схемы, приведенной на рисунке 7.3, получим:

3. В диапазоне амплитуд U_{вых.макс} - U_{вых.мин} должен быть положительный и отрицательный полупериоды синусоиды. Следовательно максимальное амплитудное значение синусоидального напряжения равно 0.5(U_{вых.мин} + U_{вых. макс} ). Значение постоянной составляющей напряжения на коллекторе U_{вых.макс}

Задачи

Разработать схему синтезатора на микросхеме ADF 4360-3

Задачи

1. Определить сопротивление , схемы защиты от короткого замыкания для , .

2. Определить мощность, рассеиваемую на транзисторах выходного каскада, работающего в режиме Д при длительности фронта , периоде повторения импульсов , мощности сигнала в нагрузке , сопротивлению нагрузки для транзистора КП723В.

3. Объяснить принцип увеличения к.п.д. выходных каскадов при формировании сопротивления нагрузки на гармониках частоты усиливаемого сигнала.

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ

Для выполнения практических занятий по данной теме студенты должны:

знать:

– принцип работы и структурную схему цифрового синтезатора частот;

- схемы построения и основные пара метры генераторов управляемых напряжением (ГУН);

- принцип работы фазового детектора/

уметь:

- рассчитывать значения коэффициентов деления делителей частоты.

Краткие теоретические сведения

Цифровой синтезатор частоты представляет собой систему фазовой автоподстройки частоты (ФАПЧ), (рис. 8.1).

Рис.8.1 Структурная схема цифрового синтезатора частоты

Предположим, что частота опорного кварцевого генератора (ОКГ) равна 10 МГц ( ). Делитель частоты (ДЧ) уменьшает частоту ОКГ до частоты сравнения, которую выберем равной 10 кГц ( ). В этом случае коэффициент деления делителя частоты равен

.

Частота сравнения ОКГ поступает на один из входов фазового детектора, который выполняет математическую операцию перемножения входных сигналов. На второй вход фазового детектора через делитель с переменным коэффициентом деления (ДПКД) поступает сигнал от генератора, управляемого напряжением (ГУН).

Предположим, что нам необходимо обеспечить частоту выходного сигнала . В этом случае значение коэффициента деления делителя с переменным коэффициентом деления равно

.

Предположим, что частота ГУН отличается от заданного значения на величину ошибки . Частота на выходе ДНКД будет равна

.

В этом случае на входы фазового детектора поступают колебания двух различных частот: – с делителя частоты и – с ДПКД.

– сигнал с делителя частоты;

– сигнал с ДПКД.

Фазовый детектор выполняет математическую операцию перемножения входных сигналов. В результате перемножения на выходе фазового детектора формируется сигнал суммарной и разностной частоты

И сигнал ошибки

Верхняя частота полосы пропускания фильтра нижних частот значительно меньше , поэтому на выходе ФНЧ выделяется только сигнал ошибки. Этот сигнал усиливается и поступает на управляющий вход ГУН, изменяя частоту ГУН таким образом, чтобы сигнал ошибки был равен нулю. В этом случае частота выходного сигнала ДПКД равна . В стационарном режиме частота ГУН всегда равна

Если значение увеличить на 1 , выходная частота станет равной

Видно, что изменение коэффициента деления ДПКД на целое число единиц приводит к изменению частоты выходного сигнала ГУН на величину . Это означает, что частота выходного сигнала синтезатора частоты может принимать только дискретные значения, кратные частоте сравнения (говорят, что на выходе формируется сетка частот с шагом ).

Время перестройки частоты выходного сигнала ГУН в основном определяется переходными процессами в ФНЧ и приблизительно равно

.

Выходной сигнал цифрового синтезатора частоты имеет некоторую паразитную частотную модуляцию, обусловленную наличием в спектре реального фазового детектора спектральных составляющих , и т.д. Наиболее опасной является спектральная составляющая , так как для нее коэффициент передачи ФНЧ больше, чем для составляющих , и т.д. С выхода ФНЧ спектральная составляющая поступает на управляющий вход ГУН, что приводит к частотной модуляции выходного сигнала ГУН синусоидальным напряжением с частотой .

Наличие частотной модуляции приводит к появлению в спектре выходного сигнала ГУН спектральных составляющих , что недопустимо, так как частоты отведены для работы других радиопередающих средств. В соответствии с требованиями стандартов, уровень побочных излучений не должен превышать … , т.е. составлять от мощности ГУН частоты . Для обеспечения такого малого уровня побочных излучений в спектре выходного сигнала ГУН необходимо использовать фазовые детекторы с малым уровнем спектральных составляющих и значительное ослабление, вносимое ФНЧ на частоте .

При этом к полосе пропускания ФНЧ предъявляются противоречивые требования: увеличение полосы пропускания приводит к уменьшению времен перестройки частоты выходного сигнала, но при этом увеличивается значение коэффициента передачи ФНЧ на частоте сравнения, что приводит к увеличению уровня побочных составляющих в спектре выходного сигнала.

Уменьшение коэффициента передачи на частоте может быть обеспечено применением фильтров более высокого порядка. Однако, ФНЧ более высокого порядка, обеспечивая меньшее значение коэффициента передачи на частоте , вносит больший фазовый сдвиг. Максимальный фазовый сдвиг ФНЧ второго порядка составляет 180°, ФНЧ третьего порядка – 270° и т.д. Это приводит к тому, что обратная отрицательная связь, реализуемая в схеме ФАПЧ в области нижних частот, может превратиться в положительную обратную связь и при выполнении условия баланса амплитуд в петле ФАПЧ возникают колебания самовозбуждения. Поэтому применение в цепи обратной связи ФАПЧ ФНЧ второго порядка и более высоких порядков требует анализа устойчивости схемы ФАПЧ.

Задачи

1. Разработать схему цифрового синтезатора частот имеющего следующие параметры:

- шаг сетки частот 10 кГц;

- диапазон рабочих частот 900 – 1000 МГц;

- время установления фазы выходного сигнала 10^-2с.

2. Разработать схему цифрового синтезатора частот на микросхеме ADF 4360-3, (ВС).