ОСНОВНЫЕ ЭЛЕМЕНТЫ И УЗЛЫ КОМПЛЕКСА ТЕХНИЧЕСКИХ СРЕДСТВ АСУ ТП

НАЗНАЧЕНИЕ И ОБЩИЕ ПРИНЦИПЫ ОРГАНИЗАЦИИ АСУ ТП

Усложнение технологических процессов добычи нефти и газа, увеличение единичной мощности оборудования, рассредоточенность в пространстве оперативного и эксплуатационного персонала и его неэффективное использование, а также целый ряд других причин привели к необходимости создания качественно новых систем управ­ления этими процессами.

В настоящее время эта проблема решается созданием автома­тизированных систем управления технологиче­скими процессами (АСУ ТП). Основное назначение АСУ ТП — выработка и реализация управляющих воздействий на технологи­ческий процесс в соответствии с принятым критерием управления. Наиболее часто в качестве такого критерия применяется разность стоимостей готовой продукции и затрат на ее изготовление. В этом случае цель функционирования АСУ ТП— выработка и реализация управляющих воздействий на процессы, которые позволяют полу­чить максимальное значение этой разницы. Применяют так­же такие частные критерии управления, как максимальная произ­водительность установки, минимальный расход некоторых компо­нентов и т. п.

В соответствии с государственным стандартом АСУ ТП пред­ставляет собой человеко-машинную систему, основными компонен­тами которой являются оперативный персонал и комп­лекс технических средств (КТС). Они осуществляют сбор информации о ходе технологического процесса, обрабатывают и анализируют ее, принимают решения по управлению, формируют и осуществляют управляющие воздействия. Распределение функций между оперативным персоналом и КТС — одна из проблем при со­здании АСУ ТП.

Интенсивное развитие средств вычислительной техники в послед­ние годы позволило передать функции сбора и предварительной обработки информации от оперативного персонала комплексу тех­нических средств. Это дало возможность реализовать функциони­рование АСУ ТП на многих предприятиях нефтяной и газовой промышленности в так называемом «информационном» режиме, когда КТС выполняет контроль технологических параметров, вы­числение комплексных технических и технико-экономических пока­зателей, а также контроль работы и состояния оборудования.

Более высоким уровнем организации АСУ ТП является функ­ционирование КТС в режиме «советчика», когда технические сред­ства производят анализ получаемой текущей информации с помощью математической модели процесса, хранящейся в памяти ЭВМ, и предоставляют оператору предложения по введению управляющих воздействий, позволяющих вести технологический процесс в опти­мальном режиме в соответствии с принятым критерием управ­ления. Оператор реализует эти предложения, например, путем из­менения заданных значений управляемых технологических пара­метров (температур, расходов и т. п.) с помощью соответствую­щих уставок локальных регуляторов.

На рис. 16.1 приведена схема КТС АСУ ТП газодобывающего предприятия, позволяющая осуществлять функционирование систе­мы в режиме «советчика». При этом текущая информация от дат­чиков (Д) системы централизованного контроля и управления (СЦКУ) установки комплексной подготовки газа (УКПГ) поступа­ет на контролируемый пункт телемеханики (КП ТМ), дале на пункт управления телемеханики (ПУ ТМ) и через устройство связи с объектом (УСО) на управляющую ЭВМ (например, ЭВМ серии СМ). Часть задач может решаться с помощью этой ЭВМ, а часть— с помощью более мощной ЭВМ серии ЕС, подключенной через уст­ройство связи вычислительной техники (УСО ВТ). На центральном диспетчерском пункте (ЦДП) установлены щит диспетчера (ЩД) и дисплейный модуль (ДМ), позволяющий оператору вести диа­лог с ЭВМ.

Выработанные управляющие воздействия передаются от ЭВМ на исполнительные устройства (ИУ) и средства локальной автома­тики (СЛА) УКПГ.

Для передачи неоперативной информации в такой системе ис­пользуется специальная аппаратура передачи данных (АПД).

Дальнейшим развитием АСУ ТП явится передача функций при­нятия решения по управлению технологическим процессом и реали­зации управляющих воздействий техническим средствам. Роль опе­ратора будет сводиться к общему наблюдению за ходом процесса, а также к внесению необходимых корректив при изменениях, на­пример, требований по качеству выпускаемой продукции. Такой ре­жим работы называют супервизорным управлением.

Наивысшей формой организации АСУ ТП явится непосредствен­ное прямое управление (НПУ), при котором локальные регуляторы будут исключены из контура управления, а управляющие воздей­ствия от вычислительной машины будут непосредственно воздейст­вовать на исполнительные устройства.

В дальнейшем в этой и последующих главах будут рассмотрены основные устройства КТС АСУ ТП.

ОСНОВНЫЕ ЭЛЕМЕНТЫ СИСТЕМ ТЕЛЕМЕХАНИКИ И

ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

При построении телемеханических систем и средств вычисли­тельной техники используют ряд таких общих элементов и узлов, как логические элементы, триггеры, шифраторы и дешифраторы, счетчики и регистры. Действие этих элементов основано на приме­нении приведенной в гл. 1 двоичной системе счисления, в которой для изображения чисел применяют две цифры: 0 и 1.

В обычных расчетах используют десятичную систему счисления, основанную на использовании десяти цифр: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.

Чтобы перевести число из десятичной системы в двоичную, его необходимо последовательно делить на основание. 2. Полученный от первого деления на 2 остаток будет младшим разрядом двоичного числа. Последовательное деление продолжается до получения целого частного, которое будет старшим разрядом двоичного числа. Переведем десятичное число 12 в двоичное;

Получаем 12₁₀=1100₂.

Сложение одноразрядных чисел в двоичной системе, как показа­но в гл. 1, подчиняется правилу: 0+0=0, 0+1=1, 1+0=1, 1+1=10.

В последнем случае возникает единица переноса, которая добав­ляется к следующему старшему разряду.

Сложение многоразрядных чисел осуществляется поразрядно, начиная с младшего. В каждом разряде проводится сложение двух цифр слагаемых и единицы переноса из предыдущего разряда.

Пример.

Для изображения чисел применяют прямой, обратный и допол­нительный коды.

Например, прямой код совпадает с записью самого числа в двоичной системе, а обратный код отрицательного числа формиру­ется путем замены в числовых разрядах прямого кода единиц ну­лями и нулей единицами.

Использование прямого, обратного и дополнительного кодов позволяет свести операции сложения, вычитания, умножения и де­ления к одной операции сложения.

Наиболее часто физическое представление двоичных сигналов осуществляется потенциальным способом, при котором единице со­ответствует высокий уровень напряжения, а нулю — нижний.

Логические операции. В телемеханических и вычисли­тельных устройствах наряду с арифметическими осуществляются и логические операции. Для математического описания логических операций применяют аппарат алгебры логики. Принцип его основан на понятии высказывания—утверждения, которое может быть либо истинным (единица), либо ложным (нуль). От­дельные высказывания обычно обозначаются буквами латинского алфавита А, В, С, D... Различают простые и сложные высказывания. Сложные высказывания образуются объединением простых с помо­щью логических связок, т. е. являются логическими функциями прос­тых и также могут принимать значения 0 или 1. Такие функции назы­ваются логическими или булевыми — по имени создателя символической логики Джорджа Буля.

Ниже рассмотрены основные логические операции и способы их реализации.

Электрическая схема, реализующая операцию отрицания, назы­вается в полупроводниковой технике инвертором (рис. 22.1,а). Она содержит транзистор Т, коллекторный резистор Rк, входной рези­стор Rвх и резистор базового смещения Rсм. Транзистор в этой схе­ме выполняет функции переключателя, который может быть полностью открыт или полностью закрыт. Промежуточные его состоя­ния не используют. При нулевом входном сигнале (А==0) транзи­стор заперт положительным базовым смещением Есм, его сопротив­ление велико, падение напряжения IкRк, отсутствует, следовательно, на выходе имеется высокий потенциал ( ==1).

При подаче на вход единичного сигнала (А==1) транзистор от­крыт, сопротивление его незначительно, на резисторе Rк образуется падение напряжения Iк.Рк и, следовательно, на выходе полу­чается низкий потенциал (А==0).

Таким образом, высказывание А/\В истинно (А/\В=1) только в том случае, если истинно А (А=1) и истинно В (5=1). В других случаях высказывание А/\В ложно (А/\В==0).

Операция логического умножения может быть реализована по схеме, показанной на рис. 22,6. Если хотя бы один из входных сиг­налов равен нулю, например А=0, то диод D₁ открыт, через него проходит ток от источника Еа, на выходе получается низкий потен­циал (А/\В=0). Если на обоих входах сигналы равны 1 (А=1 и В=1), то диоды D₁ и D₂ заперты, ток в цепи резистора R не про­текает, на выходе получается высокий потенциал {А/\В==1).

Такое устройство называется конъюнктором.

Логическое сложение (дизъюнкция, операция ИЛИ). Операция логического сложения двух высказываний А и В обозна­чается А\/В. Ее следует читать «А или В». Высказывание А\/В истинно (А\/В=1), если хотя бы одно из двух высказываний истин­ но (А=1 или В=1). В противном случае высказывание А\/В лож­но (А\/В=0). Таким образом: 0\/0=0; 0\/1==1; 1V0=1; 1V1==1.

Схема реализации дизъюнктора показана на рис. 22,1,б. Если оба сигнала на входе равны нулю (А==0 и В=0), то оба диода D₁ и D₂ заперты, ток в выходной цепи не протекает и потенциал на вы­ходе равен нулю (А\/В=0). Если же хотя бы на одном входе по­является сигнал, равный единице (например, А=1), то соответст­вующий диод открыт, в выходной цепи появляется ток и потенциал на выходе равен единице (А\/В=1).

На рис. 22.1 рядом с каждой схемой логического элемента пока­зано его условное обозначение.

Наряду с тремя рассмотренными простейшими логическими эле­ментами в вычислительных устройствах широко применяют пост­роенные на их основе логические схемы «И — НЕ» (элемент Шеффера) и «ИЛИ—НЕ» (элемент Пирса), условные обозначения ко­торых показаны на рис. 22.2.

В условных обозначениях кружок на выходной линии соответ­ствует инвертированию выходного сигнала.

Триггеры. Одним из основных элементов телемеханических и вычислительных устройств является триггер, с помощью которого можно осуществлять запись, хранение и считывание двоичной ин­формации. Триггер может иметь два устойчивых состояния. Одно из этих состояний принимается за логическую единицу, а другое — за логический нуль. Триггер переходит из одного состояния в дру­гое при изменении комбинации сигналов на его входах. Различают два класса триггеров—асинхронные и синхронные. Асин­хронные триггеры переходят из одного состояния в другое при из­менении комбинации сигналов на его установочных (информацион­ных) входах. Синхронные триггеры имеют дополнительный вход синхронизации (С). Такой триггер может перейти в новое состоя­ние только при условии, что вместе с определенной комбинацией сигналов на установочных входах на вход С поступает синхронизи­рующий сигнал.

На рис. 22.3 показана схема асинхронного RS-триггера. Он имеет два установочных входа: нулевой R (от слова reset — сброс) и единичный S (от слова set—устанавливать), а также два выхода — прямой Q и инверсный Q. Триггер собран на двух логи­ческих элементах «ИЛИ — НЕ».

При комбинации сигналов на входе R==0, S=1 триггер уста­навливается в единичное состояние, т. е. Q==l. При R=1, S== 0 триг­гер переходит в нулевое состояние, т. е. Q=0. При R=S=0 триг­гер сохраняет состояние, в котором он находился до поступления на его входы нулевых сигналов, т. е. в этом случае осуществляется хранение (заполнение) предыдущего значения выходного сигнала триггера. При комбинации сигналов R=S=1 триггер приводится в неопределенное состояние, что запрещено.

Проследим работу триггера по схеме. Пусть, например, R=0, S=l, =0, Q=l. Триггер находится в единичном состоянии. Да­лее на вход подается комбинация сигналов R=l, S=0. Тогда на входе верхнего элемента «ИЛИ—НЕ» R=l и =0, в результате чего на выходе элемента Q=0. На входе нижнего элемента «ИЛИ — НЕ» появится сочетание сигналов S=0, Q=0, что даст на его вы­ходе =l. Триггер пришел в нулевое состояние.

В ряде вычислительных устройств необходимо осуществлять пе­редачу информации последовательно из одного триггера в другой, причем изменение состояния первого триггера должно осущест­вляться уже после передачи информации о его прежнем состоянии во второй триггер, т. е. с задержкой во времени. Это обеспечивает­ся построением двухтактных триггеров.

На рис. 22.4 показаны принципиальная схема (α) и условное обо­значение (б) двухтактного синхронного RS-трипгера. При подаче на вход синхронизации С сигнала 1 первый вспомогательный RS-триггер устанавливается в определенное состояние в зависимости от сигналов на его установочных входах S и R. В это же время на вход С второго (основного) RS-триггера поступает сигнал С=0 (благодаря наличию инвертора), который удерживает этот основ­ной триггер в режиме хранения информации. Следовательно, на его выходе и на выходе всей схемы повторяется предыдущий сиг­нал (до поступления на вход С сигнала 1).

При сигнале С=0 на входе синхронизации первого вспомога­тельного триггера он переходит в режим хранения информации, под действием выходного сигнала инвертера =1 основной триггер переходит в такое же состояние, как и вспомогательный. Таким образом, сигнал 1 на входе С разрешает запись информации на вспомогательный триггер, а сигнал 0 на входе С разрешает перевод этой информации в основной триггер и на выход.

Поле условного обозначения этого триггера (см. рис. 22.4,6) разделено на две части. В первой (левой) показаны типы входов триггера, а во второй (правой) обозначение собственно триггера, причем две буквы Т означают, что этот триггер—двухтактный.

Т-триггер, принципиальная схема (а) и условное обозначе­ние (б) которого показаны на рис. 22.5, называют триггером со счетнымвходом.

В отличие от предыдущей схемы этот двухтактный триггер, так­же построенный на базе двух RS-триггеров, имеет один вход, на который подается управляющий (счетный) сигнал. При поступле­нии на вход триггера сигнала Т=1 состояние первого (вспомога­тельного триггера меняется на противоположное, а под действием сигнала Т=0 основной триггер находится в режиме хранения пре­дыдущей информации.

При поступлении сигнала Т=0 ( =1) основной триггер пере­ходит в состояние, равное вспомогательному. Таким образом, при каждом поступлении сигнала 0 (после сигнала 1) состояние Т-триггера меняется на противоположное. Этот тип триггеров широко при­меняют при построении счетчиков импульсов.

JK-триггер, принципиальная схема (а) и условное обозначе­ние (б) которого показаны на рис. 22.6, называют универсаль­ным. Он выполнен в виде интегральной микросхемы и состоит из синхронного RS-триггера и двух элементов «И».

При одновременной подаче на вход логического нуля (J=K=0) триггер не изменяет своего состояния. При J=1, К=0, С=0 триг­гер переходит в состояние единицы (Q=l, =0). При J=0, К=1, С=0 триггер переходит в состояние нуля (Q=0, =1):

При одновременной подаче на входы J=K=1 триггер под дей­ствием сигнала С==1 переходит в противоположное состояние. Та­ким образом, JK-триггер повторяет логику RS-триггера, за исклю­чением четвертой комбинации J==K==1, С=1, при которой JK-триггер ведет себя как триггер со счетным входом. JK-триггер называ­ют универсальным, так как путем изменения схемы внешних со­единений на его основе можно получить RS- и Т-триггеры.

Регистры. Регистром называют устройство, предназначенное для приема и хранения кода числа или слова, а также для выпол­нения ряда преобразований над этим кодом.

Регистр представляет собой совокупность триггеров, число ко­торых соответствует числу разрядов кода. На рис. 22.7 приведены схема (а) и условное обозначение (б) трехразрядного параллельно­го регистра, выполненного на RS-триггерах. Перед занесением в регистр кода числа проводится «очистка» регистра путем подачи импульса «Установка О» на входы R регистров. Для записи числа в регистр необходимо подать одновременно на входы С триггеров синхронизирующий импульс, а на входы х₁, х₂, х₃ — код записывае­мого числа. При считывании код числа снимается с выходов Q₁, Q₂, Q₃. Выходы ₁, ₂, ₃ предназначены для считывания обратно­го кода числа.

Для записи числа и сдвига его на один или несколько разрядов применяют регистры сдвига, триггеры которых соединены после­довательно. Сдвиг двоичного числа, записанного в такой регистр, производится путем подачи тактовых импульсов на вход синхрони­зации. Каждый тактовый импульс сдвигает двоичное число на один разряд.

Счетчики. Счетчиком называют устройство, предназначенное для подсчета числа импульсов, поступающих на его вход, и записи этого числа в виде кода, хранящегося в триггерах. Состоит он из последовательно соединенных триггеров, работающих в счетном режиме. Простейшим одноразрядным счетчиком является рассмот­ренный Т-триггер, меняющий состояние под действием каждого входного сигнала Т=0.

Различают счетчики суммирующие, показания которых уве­личиваются на единицу с приходом каждого следующего импульса, и вычитающие, показания которых соответственно уменьшаются на единицу. Реверсивные счетчики могут работать одновремен­но как суммирующие и как вычитающие.

Схема (а) и условное обозначение (б) трехразрядного сумми­рующего счетчика на JK-триггерах показаны на рис. 22.8. Допустим, что во всех разрядах счетчика были записаны нули. Тогда под дей­ствием первого счетного импульса Хсч==1 произойдет изменение состояния вспомогательного триггера двухтактного устройства1, а при Хсч==0 изменит свое состояние и основной триггер устройст­ва 1. На выходе Q₁ появится единица. Под действием второго сиг­нала Хсч устройство 1 перейдет в нулевое состояние (Q₁=0), а уст­ройство 2—в единичное (Q₂=l). Таким образом, переключение i-го разряда счетчика из одного состояния в другое будет происхо­дить при поступлении единичного импульса из предыдущего раз­ряда.

Максимальное двоичное число, фиксируемое счетчиком, зависит от числа разрядов. Для трехразрядного счетчика это число (111)₂=7₁₀ (табл. 22.1).

В общем случае максимально возможное число N, фиксируемое счетчиком, определяется по формуле N=2ⁿ—1, где 2—основание системы счисления, n—число триггеров. (В нашем случае N=2³—1=7.)

Дешифраторы и шифраторы. Дешифратором называют устройство, имеющее n входов и m выходов, в котором каждому пре­дусмотренному набору входных сигналов соответствует один вполне определенный выходной сигнал. Дешифратор называется полным если число его выходов m равно числу возможных комбинаций n-разрядного двоичного числа (m=2ⁿ),

Для схемной реализации каждого выхода достаточно иметь один логический элемент «И» с числом входов, равным числу входов де­шифратора. Прямые и инверсные значения переменных поступают на входы соответствующих выходов триггеров регистра, на котором записывается входная комбинация переменных.

Выходы дешифратора имеют нумерацию, совпадающую с деся­тичным представлением двоичного числа. Если, например, двоичное число, записанное в регистре, составляет 101, то единичный сигнал будет на пятом выходе дешифратора (рис. 22.9,а), т.е. z₅ = 1. Дей­ствительно, на элемент «И» с номером 5 поступают х₁, ₂ и х₃, что при х₁=l, x₂=0, х₃=1 дает на всех выходах дешифратора, кроме z₅, логический нуль.

Условное обозначение дешифратора показано на рис. 22.9,6.

Шифратором, условное обозначение которого показано на рис. 22.9,в, называют устройство, осуществляющее преобразование одиночного сигнала в n-разрядный двоичный код.

Рассмотренные в данном параграфе логические элементы реализу­ются в современных телемеханических и вычислительных системах в виде интегральных микросхем (ИС), представляющих собой набор логических элементов («И», «ИЛИ», «НЕ», «И—НЕ» и др.), триггеров, усилителей и т. п., собранных нераздельно (инте­грально) в отдельный блок. Интегральная микросхема заменяет электронную схему, содержащую от нескольких штук до сотен эле­ментов (транзисторов, диодов, резисторов и т. п.).

Технология изготовления интегральных микросхем обеспечивает получение ее отдельных элементов в виде отдельных областей в полу­проводниковых материалах. Соединения элементов осуществляются также в процессе изготовления микросхем. Таким образом, инте­гральная микросхема представляет собой небольшую пластину, в теле которой образованы отдельные элементы, а с наружной стороны помещены выводы для осуществления внешних соединений.

Дальнейшим развитием микроэлектроники явилось появление больших интегральных схем (БИС), в объеме которых реализуются целые электронные устройства.

Схему построения БИС можно представить в виде многоуровне­вой системы. Так, на первом уровне реализуются логические элемен­ты типа И, ИЛИ, НЕ и т. п., на втором уровне — схемы триггеров, усилителей и т. п., на третьем уровне — схемы регистров, счетчиков, дешифраторов и т. п. Такая система реализуется в БИС в виде мно­гослойной системы проводников. Изготовление сложных логических интегральных схем приводит к уменьшению числа паяных, сварных я разъемных соединений, что снижает габариты и повышает надеж­ность вычислительных устройств.