Главная Случайная страница


Категории:

ДомЗдоровьеЗоологияИнформатикаИскусствоИскусствоКомпьютерыКулинарияМаркетингМатематикаМедицинаМенеджментОбразованиеПедагогикаПитомцыПрограммированиеПроизводствоПромышленностьПсихологияРазноеРелигияСоциологияСпортСтатистикаТранспортФизикаФилософияФинансыХимияХоббиЭкологияЭкономикаЭлектроника






Изучение режимов работы триггеров

 

Краткие сведения из теории

У рассмотренных выше комбинационных схем состояние выхода Y в любой момент времени определяется только текущим состоянием входа X:

Y = F(X).

В отличие от них, состояние выхода последовательностной схемы (цифрового автомата) зависит еще и от внутреннего состояния схемы Q:

Y = F(X,Q).

Это свойство обеспечивается наличием в схемах обратных связей.

Основой последовательностных схем являются триггеры. Триггер имеет два устойчивых состояния: и , поэтому его иногда называют бистабильной схемой. В каком из этих состояний окажется триггер, зависит от сигналов на входах триггера и от его предыдущего состояния, т. е. он имеет память. Можно сказать, что триггер является элементарной ячейкой памяти.

Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы устанавливают состояние триггера независимо от состояния других входов. Входы управления раз­решают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры RS, JK, D и Т-типов.

Триггер типа RS

RS-триггер - простейший автомат с памятью, который может находиться в двух состояниях. Триггер имеет два установочных входа: установки S (set - установка) и сброса R (reset - сброс), на которые подаются входные сигналы от внешних источников.

При подаче на вход установки активного логического уровня триггер устанавливается в 1 ( , ), при подаче активного уровня на вход сброса триггер устанавливается в 0 ( , ). Если подать на оба входа установки (возбуждения) пассивный уровень, то триггер будет сохранять предыдущее состояние выходов: ( ) либо ( ). Каждое состояние устойчиво и поддерживается за счет действия обратных связей.

Для триггеров этого типа является недопустимой одновременная подача активного уровня на оба входа установки, так как триггер по определению не может одновременно быть установлен в 0 и 1. На практике подача активного уровня на установочные входы приводит к тому, что это состояние не может быть сохранено и невозможно определить, в каком состоянии будет находиться триггер при последующей подаче на установочные входы сигналов пассивного уровня.

На рис. 3.1 и 3.2 показаны два вида RS-триггеров, выполненных на элементах ИЛИ-НЕ и И-НЕ.

Для схемы на рис. 3.1 активным уровнем является уровень логической единицы, для схемы на рис. 3.2 - уровень логического нуля. Схема на рис. 3.2 получила название RS-триггера с инверсными входами - RS-триггер.

Рис. 3.1 Рис. 3.2

 

RS-триггер является основным узлом для построения последовательностных схем. Название схем такого типа «последовательностные» означает, что состояние выхода зависит от того, в какой последовательности на входы подаются входные наборы и, каково было предшествующее внутреннее состояние. Так, если в RS-триггере (рис. 3.1) вначале установить комбинацию , (сокращенная запись - 01), а потом перейти к , (00), то состояние выхода . Если вначале устано­вить комбинацию 10, а потом перейти к 00, то состояние выхода будет другим - , несмотря на одинаковые комбинации сигналов на входах. Таким образом, при одном и том же входном наборе 00 выход триггера может находиться в разных состояниях.

Условия переходов триггеров из одного состояния в другое (алгоритм работы) можно описать табличным, аналитическим или графическим способами. Описание работы RS-триггера (рис. 3.1) представлено в таблице истинности 3.1, RS-триггера с инверсными входами (рис. 3.2) - в табл. 3.2.

Таблица 3.1

R S Режим работы
Хранение
Установка «1»
Установка «0»
- Запрещенное состояние

 

Таблица 3.2

R S Режим работы
Хранение
Установка «1»
Установка «0»
- Запрещенное состояние

В таблицах использованы следующие обозначения:

Qt - предшествующее состояние выхода;

Qt+1 - новое состояние, устанавливающееся после перехода;

“ – ”- неопределенное состояние.

Аналитическое описание (характеристическое уравнение) можно получить из табл. 3.1 по правилам алгебры логики:

Синхронный RS-триггер

Условное обозначение синхронного RS-триггера приведено на рис. 3.3. Триггер имеет дополнительно два логических элемента И-НЕ и синхронизирующий вход С, как показано на рис.3.4.

  Рис. 3.3 Рис. 3.4

 

Таблица истинности синхронного RS-триггера приведена в табл. 3.3.

Таблица 3.3

С R S Режим работы
х х Хранение
Хранение
Установка «1»
Установка «0»
- Запрещенное состояние

Состояние выходов синхронного RS-триггера может изменяться только в моменты прихода тактовых импульсов.

JK-триггер

Триггер JK-типа имеет более сложную, по сравнению с RS-триггером, структуру и более широкие функциональные возможности. Помимо информационных входов J и К и прямого и инверсного выходов и , JK-триггер имеет вход управления С (этот вход также называют тактирующим или счетным), а также асинхронные установочные R и S-входы. Установочные входы имеют приоритет над остальными. Активный уровень сигнала на входе S устанавливает триггер в состояние , а активный уровень сигнала на входе R - в состояние , независимо от сигналов на остальных входах. Если на входы установки одновременно подать пассивный уровень сигнала, то состояние триггера будет изменяться по фронту импульса на счетном входе в зависимости от состояния входов J и К, как показано в таблице истинности (табл. 3.4).

Таблица 3.4

R S C J K Режим работы
´ ´ ´ - Запрещенное состояние
´ ´ ´ Асинхронная установка «0»
´ ´ ´ Асинхронная установка «1»
´ ´ Хранение
Хранение
Установка «0»
Установка «1»
Переключение (противоположное состояние)

 

Работа JK-триггера описывается характеристическим уравнением

Один из вариантов функциональной схемы JK-триггера с входами установки логическим нулем и его условное графическое обозначение (УГО) приведены на рис. 3.5а,б. Временные диаграммы его работы при R=S=1 приведены на рис. 3.6.

а)   б)

Рис. 3.5

 

Рис. 3.6

D-триггер

D-триггер имеет один информационный вход D (data - данные). Информация со входа D заносится в триггер по положительному перепаду импульса на счетном входе С и сохраняется до следующего положительного перепада на счетном входе триггера. Помимо счетного C и информационного D входов, триггер снабжён асинхронными установочными R и S входами. Установочные входы приоритетны. Функционирование D-триггера описывается таблицей истинности (табл. 3.5), и диаграммами входных и выходных сигналов (рис. 3.7).

Таблица 3.5

R S C D Режим работы
´ ´ - Запрещенное состояние
´ ´ Асинхронная установка «0»
´ ´ Асинхронная установка «1»
´ Хранение
Установка «0»
Установка «1»

Характеристическое уравнение D-триггера:

.

Уравнение показывает, что состояние триггера на (t+1)-такте равно входному сигналу в момент, предшествующий тактовому перепаду сигнала С. Условное обозначение D-триггера представлено на рис. 3.8.

Рис. 3.7

 

Рис. 3.8 Рис. 3.9

Функциональная схема D-триггера может быть получена из схемы JK-триггера (рис. 3.4a) путем подключения входа К ко входу J через инвертор: D=J= .

Т-триггер (счетный триггер)

На основе JK-триггеров и D-триггеров можно построить схемы, осуществляющие счетный режим. Такие схемы называют Т-триггерами или счетными триггерами, связывая с этим способ их функционирования. На рис. 3.9 представлены схемы организации Т-триггера на основе JK и D-триггеров. Счетный режим иллюстрируется временными диаграммами рис. 3.10.

Рис. 3.10

В JK-триггере с входами установки логическим нулем счетный режим реализуется путем подачи констант J=K=1 и R=S=1 и входного сигнала Т на вход С. В соответствии с таблицей функционирования (табл. 3.3 и 3.4) при каждом отрицательном перепаде входного сигнала Т состояние триггера изменяет свое значение на противоположное.

В D-триггере счетный режим реализуется при помощи обратной связи (на вход D подается сигнал с инверсного выхода). Таким образом, всегда существует неравенство сигнала на входе D и сигнала на выходе Q (если Q=1, D=0). Следовательно, при каждом положительном перепаде сигнала на счетном входе С, в соответствии с принципом действия D-триггера, состояние выхода будет изменяться на противоположное.

Таким образом, на каждые два входных тактовых импульса Т-триггер формирует один период выходного сигнала Q. Следовательно, триггер осуществляет деление частоты на ходе на 2:

,

где — частота следования импульсов на выходе триггера.

 

Изучение работы счетчиков

 

Краткие сведения из теории

 

Счетчик - устройство для подсчета числа входных импульсов. Число, представляемое состоянием его выходов по фронту каждого входного импульса, изменяется на единицу. Счетчик можно реализовать на нескольких триггерах. В суммирующих счетчиках каждый входной импульс увеличивает число на его выходе на единицу, в вычитающих счетчиках каждый входной импульс уменьшает это число на единицу. Наиболее простые счетчики - двоичные. На рис. 4.1 представлен суммирующий двоичный счетчик и диаграммы его работы.

Рис. 4.1

Изменение направления счета

Как уже говорилось ранее, счетчики можно реализовать на триггерах. При этом триггеры соединяют последовательно. Выход каждого триггера непосредственно действует на тактовый вход следующего. Для того чтобы реализовать суммирующий счетчик, необходимо счетный вход очередного триггера подключать к инверсному выходу предыдущего. Для изменения направления счета (реализация вычитающего счетчика) можно предложить следующие способы:

а) считывать выходные сигналы счетчика не с прямых, а с инверсных выходов триггеров.

Число, образуемое состоянием инверсных выходов триггеров счетчика, связано с числом,образованным состоянием прямых выходов триггеров следующим соотношением:

,

где n - разрядность выхода счетчика. В табл. 4.1 приведен пример связи числа на прямых выходах с числом на инверсных выходах триггеров счетчика;

Таблица 4.1

Состояние прямых выходов Число Состояние инверсных выходов Число
Q3 Q2 Q1 N Q3’ Q2’ Q1’ N

 

Рис. 4.2

б) изменить структуру связей в счетчике: подавать на счетный вход следующего триггера сигнал не с инверсного, а с прямого выхода предыдущего, как показано на рис. 4.2. В этом случае изменяется последовательность переключения триггеров.

Изменение коэффициента пересчета

Счетчики характеризуются числом состояний в течение одного периода (цикла). Для схем на рис. 4.1 и 4.2 цикл содержит N = 23 = 8 состояний (от 000 до 111). Часто число состояний называют коэффициентом пересчета Ксч, который равен отношению числа импульсов Nc на входе к числу импульсов NQст на выходе старшего разряда за период:

Ксч = Nc / NQст.

Если на вход счетчика подавать периодическую последовательность импульсов с частотой fc, то частота fQ на выходе старшего разряда счетчика будет меньше в Ксч раз: Ксч = fc/fQ. Поэтому счетчики также называют делителями частоты, а величину Ксч - коэффициентом деления. Для увеличения величины Ксч приходится увеличивать число триггеров в цепочке. Каждый дополнительный триггер удваивает число состояний счетчика и число Ксч. Для уменьшения коэффициента Ксч можно в качестве выхода счетчика рассматривать выходы триггеров промежуточных каскадов.

Например, для счетчика на трех триггерах Ксч = 8, если взять выход второго триггера, то Ксч = 4. При этом Ксч является целой степенью числа 2: 2, 4, 8, 16 и т. д.

Можно реализовать счетчик, для которого Ксч - любое целое число. Например, для счетчика на трех триггерах можно сделать Ксч от 2 до 7, но при этом один или два триггера могут быть лишними. При использовании всех трех триггеров можно получить Ксч = 5...7: 22< Ксч <23. Счетчик с Ксч =5 должен иметь 5 состояний, которые в простейшем случае образуют последовательность: {0, 1, 2, 3, 4}. Циклическое повторение этой последовательности означает, что коэффициент деления счетчика равен 5.

Для построения суммирующего счетчика с Ксч =5 надо, чтобы после формирования последнего числа из последовательности {0, 1, 2, 3, 4} счетчик переходил не к числу 5, а к числу 0. В двоичном коде это означает, что от числа 100 нужно перейти к числу 000, а не 101. Изменение естественного порядка счета возможно при введении дополнительных связей между триггерами счетчика. Можно воспользоваться следующим способом: как только счетчик попадает в нерабочее состояние (в данном случае 101), этот факт должен быть опознан и повлечь последующую выработку сигнала, который перевел бы счетчик в состояние 000. Рассмотрим этот способ более детально.

Факт попадания счетчика в нерабочее состояние описывается логическим уравнением

.

Состояния 110 и 111 также являются нерабочими и поэтому учтены при составлении уравнения. Если на выходе эквивалентной логической схемы , значит, счетчик находится в одном из рабочих состояний: 0vlv2v3v4. Как только он попадает в одно из нерабочих состояний 5v6v7, формируется сигнал . Появление сигнала должно переводить счетчик в начальное состояние 000, следовательно, этот сигнал нужно использовать для воздействия на установочные входы триггеров счетчика, которые осуществляли бы сброс счетчика в состояние Q1 = Q2 = Q3 = 0. При реализации счетчика на триггерах со входами установки логическим нулем для сброса триггеров требуется подать на входы сброса сигнал R=0. Для обнаружения факта попадания в нерабочее состояние используем схему, реализующую функцию F и выполненную на элементах И-НЕ. Для этого преобразуем выражение для функции: .

Соответствующая схемная реализация приведена на рис. 4.3.

Рис. 4.3

Счетчик будет работать следующим образом: при счете от 0 до 4 все происходит как в обычном суммирующем счетчике с Ксч = 8. Установочные сигналы равны 1 и естественному порядку счета не препятствуют. Счет происходит по положительному фронту импульса на счетном входе С. В тот момент, когда счетчик находится в состоянии 4 (100), следующий тактовый импульс сначала переводит счетчик в состояние 5 (101), что немедленно (задолго до прихода следующего тактового импульса) приводит к формированию сигнала сброса, который поступает на установочные входы сброса триггеров. В результате счетчик сбрасывается в 0 и ждет прихода следующего тактового импульса на счетный вход. Один цикл счета закончился, счетчик готов к началу следующего цикла. Применяя такие схемы с обратной связью для сброса счетчика, нужно иметь в виду, что операция сброса занимает конечное время, поэтому непосредственно перед сбросом счетчика в 0 на выходе первого триггера появляются кратковременные импульсы, или "иголки". Это не имеет значения при подключении счетчика напрямую к индикатору, но при использовании этого выхода счетчика в качестве источника тактовых импульсов могут возникнуть определенные проблемы. Схема, в которой это явление устранено, приведена на рис. 4.4. Важным отличием является то, что схема обнаруживает не факт попадания в нерабочее состояние 101, а факт попадания в состояние 100 и в следующем такте вырабатывает сигнал сброса.

Рис. 4.4

 

ЗАДАНИЕ К КОНТРОЛЬНОЙ РАБОТЕ № 3

 

1. Разработайте схему, соберите ее и проверьте работу счетчика с Ксч =10, взяв за основу счетчик на вычитание со следующими последовательностями изменения состояний:

 

Вариант 1 15, 14, 13, 12, 11, 10, 9 ,8, 7, 6
Вариант 2 14, 13, 12, 11, 10, 9 ,8, 7, 6, 5
Вариант 3 13, 12, 11, 10, 9 ,8, 7, 6, 5, 4
Вариант 4 12, 11, 10, 9 ,8, 7, 6, 5, 4, 3
Вариант 5 11, 10, 9 ,8, 7, 6, 5, 4, 3, 2
Вариант 6 10, 9 ,8, 7, 6, 5, 4, 3, 2, 1
Вариант 7 9, 8, 7, 6, 5, 4, 3, 2, 1, 0
Вариант 8 8, 7, 6, 5, 4, 3, 2, 1, 0, 15
Вариант 9 7, 6, 5, 4, 3, 2, 1, 0, 15, 14
Вариант 10 6, 5, 4, 3, 2, 1, 0, 15, 14, 13

2. Разработайте схему и проверьте работу суммирующего счетчика с числом состояний 6 (Ксч =10) для следующих последовательностей состояний:

Вариант 11 0, 1, 4, 5, 6, 7, 8, 9, 10, 11, 14, 15
Вариант 12 0, 1, 2, 5, 6, 7, 8, 9, 10, 11, 12, 15
Вариант 13 0, 1, 2, 3, 4, 5, 10, 11, 12, 13, 15
Вариант 14 2, 3, 4, 5, 6, 7, 8, 9, 12, 13, 14, 15
Вариант 15 0, 3, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15
Вариант 16 1, 2, 3, 4, 5, 8, 9, 10, 11, 12, 13, 14
Вариант 17 0, 1, 2, 3, 4, 7, 8, 9, 10, 11, 12, 13
Вариант 18 1, 2, 3, 4, 5, 6, 7, 11, 12, 13, 14, 15
Вариант 19 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 14, 15
Вариант 20 0, 1, 2, 4, 5, 6, 7, 8, 9, 10, 11, 12,

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Ситников, Ю.К. Основы цифровой вычислительной техники: учеб. пособие. - Казань: Изд-во Казан. ун-та, 1992. - 168с.

2. Калиш, Г.Г. Основы вычислительной техники: учеб. пособие. - М.: Высш. шк., 2000. - 271с.

3. Токхайм, Р. Основы цифровой электроники = Basis Skills in Electricity and Electronics. - М.: Мир, 1988. - 383с.

4. Цифровая и вычислительная техника / под ред. Э. В. Евреинова. - М.: Радио и связь, 1991. - 464с.

5. Браммер, Ю. А. Цифровые устройства: учеб. пособие / Ю.А. Браммер, И.Н. Пащук. - М.: Высш. шк., 2004. - 229с.

6. Новожилов, О.П. Основы цифровой техники: учеб. пособие. - М.: ИП РадиоСофт, 2004. - 528с.

7. Пухальский, Г.И.Цифровые устройства: учеб. пособие для втузов / Г.И. Пухальский, Т.Я. Новосельцева. - СПб.: Политехника, 1996. - 885с.

8. Калабеков, Б.А. Цифровые устройства и микропроцессорные системы: учеб. для техникумов. - 2-е изд., перераб. и доп. - М.: Горячая линия-Телеком, 2000. - 336с.

 

 


ПРИЛОЖЕНИЕ

Описание элементов

 

Ключи

Ключи имеют два состояния: выключенное (разомкнутое) и включенное (замкнутое). В выключенном состоянии они представляют собой бесконечно большое сопротивление, во включенном состоянии их сопротивление равно нулю.

Ключ, управляемый клавишей

[Space]

Ключи могут быть замкнуты или разомкнуты при помощи управляющих клавиш. Имя управляющей клавиши можно ввести с клавиатуры в диалоговом окне, появляющемся после двойного щелчка мышью на изображении ключа.

Пример: если необходимо, чтобы состояние ключа изменялось клавишей 'пробел' [Space], то следует ввести текст «Space» в диалоговое окно и нажать ОК.

Используемые клавиши-ключи:

ü буквы от А до Z;

ü цифры от 0 до 9;

ü клавиша Enter на клавиатуре;

ü клавиша пробел [Space].

0,5s
Реле времени

Реле времени представляет собой ключ, который размыкается в момент времени Toff и замыкается в момент времени Ton. Ton и Toff должны быть больше 0.

Если Ton < Toff, то в начальный момент времени, когда t = 0, ключ находится в разомкнутом состоянии. Замыкание ключа происходит в момент времени t = Ton, а размыкание - в момент времени t = Toff. Если Ton > Toff, то в начальный момент времени, когда t = 0, ключ находится в замкнутом состоянии. Размыкание ключа происходит в момент времени t = Toff, а замыкание - в момент времени t = Ton. Ton не может равняться Toff.

 

1 kΩ/5 V
Источник сигнала «логическая единица»

При помощи этого источника устанавливают уровень логической единицы в узле схемы.  

Цифровые элементы

Цифровые элементы программы представлены следующими группами: индикаторы, логические элементы, узлы комбинационного типа, узлы последовательностного типа, гибридные элементы.

Индикаторы

Семисегментный индикатор (ССИ)

Каждый из семи выводов индикатора управляет соответствующим сегментом, от а до g.

Дешифрирующий семисегментный индикатор (ДССИ)

Дешифрирующий семисегментный индикатор служит для отображения на своем дисплее шестнадцатеричных чисел от 0 до F, задаваемых состоянием на входе индикатора.

Пробник логического уровня

Пробник определяет логический уровень (0 или 1) в конкретной точке схемы. Если исследуемая точка имеет уровень логической 1, индикатор загорается красным цветом. Уровень логического нуля свечением не отмечается. С помощью команды Value в меню Circuit можно изменить цвет свечения пробника.

 

Логические элементы

Electronics Workbench содержит полный набор логических элементов и позволяет задавать их основные характеристики, в том числе тип элемента: ТТЛ или КМОП. Число входов логических элементов схем можно установить в пределах от 2 до 8, но выход элемента может быть только один.

Логическое НЕ

Элемент логическое НЕ или инвертор изменяет состояние входного сигнала на противоположное.

Логическое И

Элемент И реализует функцию логического умножения. Уровень логической 1 на его выходе появляется в случае, когда на один и на другой вход подается уровень логической единицы.

Логическое ИЛИ

Элемент ИЛИ реализует функцию логического сложения. Уровень логической 1 на его выходе появляется в случае, когда на один или на другой вход подается уровень логической единицы.

Исключающее ИЛИ

Двоичное число на выходе элемента исключающее ИЛИ является младшим разрядом суммы двоичных чисел на его входах.

Элемент И-НЕ

Элемент И-НЕ реализует функцию логического умножения с последующей инверсией результата. Он представляется моделью из последовательно включенных элементов И и НЕ.

Элемент ИЛИ-НЕ

Элемент ИЛИ-НЕ реализует функцию логического сложения с последующей инверсией результата. Он представляется моделью из последовательно включенных элементов ИЛИ и НЕ.

Исключающее ИЛИ-НЕ

Данный элемент реализует функцию "исключающее ИЛИ" с последующей инверсией результата. Он представляется моделью из двух последовательно соединенных элементов: исключающее ИЛИ и НЕ.

Буфер

Буфер служит для подачи больших токов в нагрузку. Данный буфер является неинвертирующим. Установку типа буфера можно произвести с помощью команды Model в меню Circuit (CTRL+M). При использовании ТТЛ элемента в качестве буфера необходимо выбрать модель буфера LS-BUF или LS-OC-BUF (Open Collector - открытый коллектор). Если в качестве буфера применяется КМОП элемент, следует выбрать модель HC-BUF, либо HC-OD-BUF (Open Drain - открытый сток). Если тип буфера не выбран, то буфер ведет себя как обычный цифровой элемент с малой нагрузочной способностью.

Буфер с тремя состояниями

Буфер с тремя состояниями имеет дополнительный разрешающий вход (enable input). Если на разрешающем входе высокий потенциал, то элемент функционирует по таблице истинности обыкновенного буфера; если низкий, то независимо от сигнала на входе выход перейдет в состояние с высоким импедансом. В этом состоянии буфер не пропускает сигналы, поступающие на вход.

Установка режима работы производится так же, как и для обычного буфера.

Узлы комбинационного типа

Полусумматор

Полусумматор производит сложение двух одноразрядных двоичных чисел. Он имеет два входа слагаемы - А, В и два выхода - суммы (Sum) и переноса (Carry). Суммирование производится элементом Исключающее ИЛИ, а перенос - элементом И.

 

Полный двоичный сумматор

Полный двоичный сумматор производит сложение трех одноразрядных двоичных чисел. Результатом является двухразрядное двоичное число, младший разряд которого назван суммой, старший разряд - переносом.

Входы: слагаемых - А, В и переноса - . Выходы: суммы - Sum и переноса - . Полный двоичный сумматор можно реализовать на двух полусумматорах и одном элементе ИЛИ.

Дешифратор из 3 в 8

Дешифратор — логическое устройство, имеющее n входов и выходов. Каждой комбинации входного кода соответствует активный уровень на одном из выходов. Данный дешифратор имеет три входа адреса (А, В, С), два разрешающих входа (Gl, G2) и 8 выходов (YO...Y7).

Активным уровнем является уровень логического нуля. Дешифратор работает, если на входе G1 высокий потенциал, а на G2 - низкий. В других случаях все выходы пассивны, т. е. имеют уровень логической 1.

Приоритетный шифратор из 8 в З

Шифратор выполняет операцию, обратную дешифратору. Данный шифратор при наличии на нескольких входах активного состояния активным считает вход со старшим номером. Кроме того, выход дешифратора инверсный, т.е. значения разрядов двоичного числа на выходе инвертированы.

Если хотя бы один из входов шифратора в активном состоянии, выход GS также будет в активном состоянии, а выход ЕО - в пассивном, и наоборот. При пассивном состоянии разрешающего входа Е1 выходы GS также будут пассивными. Активным уровнем, так же, как и у дешифратора, является уровень логического нуля.

 

 

Семисегментный дешифратор

Данное устройство предназначено для управления семисегментным индикатором. Четырехразрядное двоичное число на входе определяет комбинацию логических уровней на выходе дешифратора таким образом, что при подключении к нему семисегментного индикатора на его дисплее отображается символ, соответствующий числу на входе.

Для тестирования выходов дешифратора используется вывод LT (lamp testing). Когда на этот вход подан уровень логического 0, на всех выходах — логическая 1. Все выходы дешифратора устанавливаются в 0 при подаче на вход BI логического 0.

Декодирующий семисегментный индикатор имеет встроенное декодирующее устройство, поэтому при работе с ним не надо использовать данный дешифратор.

Мультиплексор из 8 в 1

Мультиплексор (селектор данных) осуществляет операцию передачи сигнала с выбранного входа на выход. Номер входа равен адресу - двоичному числу, определяемому состоянием адресных входов.Данный мультиплексор имеет 12 входов: восемь из которых - входы данных (DO - D7), три - входы адреса (А, В, С) и один - разрешающий вход (EN). Мультиплексор работает при подаче на вход разрешения логического 0. Выход W является дополнением выхода Y (W=Y').

Демультиплексор

Демультиплексор выполняет операцию, обратную мультиплексору. Он передает данные со входа на тот вывод, номер которого равен адресу. Данное устройство имеет четыре входа и восемь выходов. Входы адреса: А, В, С. Вход данных - G. Если на входе G логическая 1, то на всех выходах - также логическая 1.  

Последнее изменение этой страницы: 2017-07-07

lectmania.ru. Все права принадлежат авторам данных материалов. В случае нарушения авторского права напишите нам сюда...