Блок шинного интерфейса.Состав.Назначение регистров.

Блок шинного интерфейса (БШИ) осуществляет управление и определяет циклы шины, связанные с выборкой команд и передачей данных между СПВВ и памятью или УВВ. Каждое обращение к шине связано с битом регистра этикеток (регистр TAG находится в каждом канале), который указывает. к какому пространству адресов (системному или ввода - вывода) относится обращение. БШИ выставляет тип цикла шины (выборка команды из простран­ства адресов ввода - вывода, запись данных в память системного пространст­ва и т.д.) в виде кода состояния на выходах - (табл. 14). Системный контроллер К1810ВГ88 декодирует этот код, выбирая нужную шину (СШ/ШВВ) и формируя соответствующую команду (чтение, запись и т. д.). Затем БШИ определяет соотношение между логической и физической шириной СШ и ШВВ. Физическая ширина каждой шины фиксирована в системе и со­общается процессору при его инициализации.

регистры:

CS-код сегмента(сегмент, в котором находится код команды)

DS-сегмент,где будут находиться данные с которыми будут работать программы

ss-определяет сегмент памяти,где будет находиться стек

ES-дополнительный сегмент данных

IP-указание на инструкцию

SP-операция с использованием стека

Понятие логического и физического адреса памяти.

Физическое адресное пространство представляет собой простой одномерный массив байтов, доступ к которому реализуется аппаратурой памяти по адресу, присутствующему на шине адреса микропроцессорной системы. Логическое адресное пространство организуется самим программистом исходя из конкретных потребностей. Трансляцию логических адресов в физические осуществляет блок управления памятью MMU.

Логический адрес памяти в 16 разрядном макс. 65535 байт.

Сегмент-адрес начала зоны в 64Кбайта

Смещение адресует адресацию байта внутри сегмента.

Сегмент:смещение

seg : off

для фиксации значений сегмента используют 4 регистра.

Операционное устройство.Состав.

Операционное устройство состоит из регистров общего назначения,арифметическо-логического устройства,сумматора,регистра флагов-хранит текущее состояние процессора

Назначение регистров РОН

Регистры общего назначения предназначены для хранения операндов арифметико-логических инструкций, а также адресов или отдельных компонентов адресов ячеек памяти.

В микропроцессоре 8086 было восемь 16-разрядных регистров общего назначения. Все они могли выступать в качестве операндов основных арифметико-логических инструкций, но только четыре годились для целей адресации. Кроме того, каждый регистр имел свои специфические функции:

AX — аккумулятор. Использовался для хранения операндов в командах умножения и деления, ввода-вывода, в некоторых командах обработки строк и других операциях;

BX — регистр базы. Используется для хранения адреса или части адреса операнда, находящегося в памяти;

CX — счётчик. Содержит количество повторений строковых операций, циклов и сдвигов;

DX — регистр данных. Используется для косвенной адресации портов ввода-вывода, а также как «расширитель» аккумулятора в операциях удвоенной разрядности;

SI — регистр адреса источника. Используется в строковых операциях, а также в качестве индексного регистра при обращении к операндам в памяти;

DI — регистр адреса приёмника. Используется в строковых операциях, а также в качестве индексного регистра при обращении к операндам в памяти;

BP — указатель кадра стека. Используется для адресации операндов, расположенных в стеке;

SP — указатель стека. Используется при выполнении операций со стеком, но не для явной адресации операндов в стеке.

Первые четыре регистра могут делиться на две однобайтовых части каждый: AH, BX, CH и DH для старших байтов и AL, BL, CL и DL для младших байтов.

Назначение регистров флагов.Состав,выполняемые функции

регистр флагов так же состоит из 16 бит, из них используются только 9.

Это регистр состояния процессора. Биты регистра состояния устанавливаются или очищаются в зависимости от результата исполнения предыдущей команды и используются некоторыми командами процессора. Биты регистра состояния могут также устанавливаться и очищаться специальными командами процессора. Отдельные биты флагов представляют одиночными буквами o, d, i, t, s, z, a, p, c или двумя буквами of, df, if, tf, sf, zf, af, pf и cf.

CF (Carry Flag) — флаг переноса при арифметических операциях. Содержит перенос из старшего бита после арифметических операций, а так же последний бит при сдвигах или циклических сдвигах.

PF (Parity Flag) — флаг четности результата, показывает четность младших восьмибитовых данных (1 – четное, 0 – нечетное).

AF (Auxiliary Flag) — флаг дополнительного переноса. Содержит перенос из 3 бита для 8-битовых данных, используется для специальных арифметических операций.

ZF (Zero Flag) — флаг нулевого результата. Показывает результат арифметических операций и операций сравнения (0 – ненулевой, 1 – нулевой результат).

SF (Sign Flag) — флаг знака (совпадает со старшим битом результата, 0 – плюс, 1 - минус).

TF (Trap Flag) — флаг пошагового режима (используется при отладке).

IF (Interrupt-enable Flag) — флаг разрешения аппаратных прерываний.

DF (Direction Flag) — флаг направления при строковых операциях. Обозначает левое или правое направление пересылки или сравнения строковых данных.

OF (Overflow Flag) — флаг переполнения. Указывает на переполнение старшего бита при арифметических командах.

Структура команды интел

Микропроцессор Intel-8086 (К1810ВМ80) имеет двухадресную систему команд. Ее особенностью является отсутствие команд, использующих оба операнда из оперативной памяти. Исключение составляют лишь команды пересылки и сравнения цепочек байт или слов, которые в данном пособии рассматриваться не будут. Таким образом, в командах допустимы следующие сочетания операндов: RR, RS, RI, SI. Здесь R обозначает операнд, находящийся в одном из регистров регистровой памяти микропроцессора, S - операнд, находящийся в оперативной памяти, адрес которого формируется по одному из допустимых способов адресации, I - непосредственный операнд, закодированный в адресном поле самой команды. Формат команды во многом определяется способом адресации операнда, находящего в оперативной памяти, длиной используемого непосредственного операнда, а также наличием и длиной смещения, используемого при относительных режимах адресации. Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит Механизмы адресации операндов, находящихся в регистровой памяти и в оперативной памяти, существенно различаются. К регистровой памяти допускается лишь прямая регистровая адресация. При этом в команде указывается номер регистра, содержащего операнд. 16-разрядный операнд может находиться в регистрах AX, BX, CX, DX, DI, SI, SP, BP, а 8-разрядный - в регистрах AL, AH, BL, BH, CL, CH, DL, DH. Адресация оперативной памяти имеет свои особенности, связанные с ее разбиением на сегменты и использованием сегментной группы регистров для указания начального адреса сегмента. 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). Иногда эффективный адрес обозначается как ЕА (effective address). 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА). Именно физический адрес передается из микропроцессора по 20-ти адресным линиям, входящим в состав системной шины, в оперативную память и используется при обращении к ее ячейке на физическом уровне. При получении эффективного адреса могут использоваться все основные режимы адресации, рассмотренные выше, а также некоторые их комбинации.

Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину. При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо S